所谓“封装技术”是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以CPU为例，实际看到的体积和外观并不是真正的CPU内核的大小和面貌，而是CPU内核等元件经过封装后的产品。封装技术对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB（印制电路板）的设计和制造，因此它是至关重要的。QFP/PFP技术PGABGASFF

封装也可以说是指安装半导体集成电路用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，对于很多集成电路产品而言，封装技术都是非常关键的一环。

采用的CPU封装多是用绝缘的塑料或陶瓷材料包装起来，能起着密封和提高芯片电热性能的作用。由于现在处理器芯片的内频越来越高，功能越来越强，引脚数越来越多，封装的外形也不断在改变。

1．芯片面积与封装面积之比为提高封装效率，尽量接近1：1

2．引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能

3．基于散热的要求，封装越薄越好

作为计算机的重要组成部分，CPU的性能直接影响计算机的整体性能。而CPU制造工艺的最后一步也是最关键一步就是CPU的封装技术，采用不同封装技术的CPU，在性能上存在较大差距。只有高品质的封装技术才能生产出完美的CPU产品。

DIP技术

DIP封装（Dual In-line Package），也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。DIP封装具有以下特点：

1．适合在PCB(印刷电路板)上穿孔焊接，操作方便。

2．芯片面积与封装面积之间的比值较大，故体积也较大。

QFP/PFP技术

QFP技术的中文含义叫方型扁平式封装技术（Plastic Quad Flat Package），QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。

PFP技术的英文全称为Plastic Flat Package，中文含义为塑料扁平组件式封装。用这种技术封装的芯片同样也必须采用SMD技术将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊盘。将芯片各脚对准相应的焊盘，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。该技术与上面的QFP技术基本相似，只是外观的封装形状不同而已。

QFP/PFP封装具有以下特点：

1. 适用于SMD表面安装技术在PCB电路板上安装布线。

2．封装外形尺寸较小，寄生参数减小，适合高频应用。

3．操作方便，可靠性高。

4．芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

PGA技术

该技术也叫插针网格阵列封装技术（Ceramic Pin Grid Array Package），由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的PGA插座。为了使得CPU能够更方便的安装和拆卸，从486芯片开始，出现了一种ZIF CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。该技术一般用于插拔操作比较频繁的场合之下。

PGA封装具有以下特点：

1．插拔操作更方便，可靠性高；

2．可适应更高的频率；

3．如采用导热性良好的陶瓷基板，还可适应高速度、大功率器件要求；

4．由于此封装具有向外伸出的引脚，一般采用插入式安装而不宜采用表面安装；

5．如用陶瓷基板，价格又相对较高，因此多用于较为特殊的用途。它又分为陈列引脚型和表面贴装型两种。

BGA技术

BGA技术（Ball Grid Array Package）即球栅阵列封装技术。该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但BGA封装占用基板的面积比较大。虽然该技术的I/O引脚数增多，但引脚之间的距离远大于QFP，从而提高了组装成品率。而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。另外该技术的组装可用共面焊接，从而能大大提高封装的可靠性；并且由该技术实现的封装CPU信号传输延迟小，适应频率可以提高很大。

BGA封装具有以下特点：

1．I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率

2．虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能

3．信号传输延迟小，适应频率大大提高

4．组装可用共面焊接，可靠性大大提高

BGA封装的不足之处：BGA封装仍与QFP、PGA一样，占用基板面积过大；塑料BGA封装的翘曲问题是其主要缺陷，即锡球的共面性问题。共面性的标准是为了减小翘曲，提高BGA封装的特性，应研究塑料、粘片胶和基板材料，并使这些材料最佳化。同时由于基板的成本高，而使其价格很高。

SFF技术

SFF是Small Form Factor的简称，英特尔将其称为小封装技术。小封装技术是英特尔在封装移动处理器过程中采用的一种特殊技术，可以在不影响处理器性能的前提下，将封装尺寸缩小为普通尺寸的40%左右，从而带动移动产品内其他组件尺寸一起缩小，最终让终端产品更加轻薄、小巧、时尚，并且支持更丰富的外观和材质的设计。

从DIP封到BGA封装

芯片的封装技术种类实在是多种多样，诸如DIP，PQFP,TSOP,TSSOP,PGA,BGA,QFP,TQFP,QSOP,SOIC,SOJ,PLCC,WAFERS......一系列名称看上去都十分繁杂，其实，只要弄清芯片封装发展的历程也就不难理解了。芯片的封装技术已经历经好几代的变迁，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近，适用频率越来越高，耐温性能越来越好，以及引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等，都是看得见的变化。20世纪70年代时，芯片封装流行的还是双列直插封装，简称DIP(Dual ln-line Package)。DIP封装在当时具有适合PCB（印刷电路板）的穿孔安装，具有比TO型封装易于对PCB布线以及操作较为方便等一些特点，其封装的结构形式也很多，包括多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP等等。但是衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。比如一颗采用40根I / O引脚塑料双列直插式封装(PDIP)的芯片为例，其芯片面积/封装面积=（3 x3）/（15．24 x 50）=1：86，离l相差很远。不难看出，这种封装尺寸远比芯片大不少，说明封装效率很低，占去了很多有效安装面积。

到了80年代出现的内存第二代封装技术以TSOP为代表，它很快为业界所普遍采用，到目前为止还保持着内存封装的主流地位。TSOP是英文Thin Small Outline Package的缩写，意即薄型小尺寸封装。TSOP内存封装技术的一个典型特征就是在封装芯片的周围做出引脚，如SDRAM内存的集成电路两侧都有引脚，SGRAM内存的集成电路四面都有引脚。TSOP适合用SMT技术（表面安装技术）在PCB（印制电路板）上安装布线。TSOP封装外形尺寸时，寄生参数(电流大幅度变化时，引起输出电压扰动) 减小，适合高频应用，操作比较方便，可靠性也比较高。改进的TSOP技术目前广泛应用于SDRAM内存的制造上，不少知名内存制造商如三星、现代、Kingston等目前都在采用这项技术进行内存封装。

20世纪90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，芯片集成度不断提高，I / O引脚数急剧增加，功耗也随之增大，对集成电路封装的要求也更加严格。为满足发展的需要，在原有封装方式的基础上，又增添了新的方式一一球栅阵列封装，简称BGA（Ball Grid Array Package）。BGA封装技术已经在笔记本电脑的内存、主板芯片组等大规模集成电路的封装领域得到了广泛的应用。比如我们所熟知的Intel BX、VIA MVP3芯片组以及SODIMM等都是采用这一封装技术的产品。

BGA 封装技术有这样一些特点：I / O引脚数虽然增多，但引脚间距并不小，从而提高了组装成品率；虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和重量都较以前的封装技术有所减少；寄生参数减小，信号传输延迟小，使用频率大大提高；组装可用共面焊接，可靠性高。不过BGA封装仍然存在着占用基板面积较大的问题。

随着以CPU为主的计算机系统性能的总体大幅度提升趋势，人们对于内存的品质和性能要求也日趋苛刻。为此，人们要求内存封装更加紧致，以适应大容量的内存芯片，同时也要求内存封装的散热性能更好，以适应越来越快的核心频率。毫无疑问的是，进展不太大的TSOP等内存封装技术也越来越不适用于高频、高速的新一代内存的封装需求，新的内存封装技术也应运而生了。采用BGA新技术封装的内存，可以使所有计算机中的DRAM内存在体积不变的情况下内存容量提高两到三倍，BGA与TSOP相比，具有更小的体积，更好的散热性能和电性能。BGA封装技术使每平方英寸的存储量有了很大提升，采用BGA封装技术的内存产品在相同容量下，体积只有TSOP封装的三分之一；另外，与传统TSOP封装方式相比，BGA封装方式有更加快速和有效的散热途径。

OPGA（Organic pin grid Array，有机管脚阵列）。这种封装的基底使用的是玻璃纤维，类似印刷电路板上的材料。此种封装方式可以降低阻抗和封装成本。OPGA封装拉近了外部电容和处理器内核的距离，可以更好地改善内核供电和过滤电流杂波。AMD公司的AthlonXP系列CPU大多使用此类封装。

mPGA封装

mPGA，微型PGA封装，目前只有AMD公司的Athlon 64和英特尔公司的Xeon（至强）系列CPU等少数产品所采用，而且多是些高端产品，是种先进的封装形式。

CPGA也就是常说的陶瓷封装，全称为Ceramic PGA。主要在Thunderbird（雷鸟）核心和“Palomino”核心的Athlon处理器上采用。

FC-PGA封装是反转芯片针脚栅格阵列的缩写，这种封装中有针脚插入插座。这些芯片被反转，以至片模或构成计算机芯片的处理器部分被暴露在处理器的上部。通过将片模暴露出来，使热量解决方案可直接用到片模上，这样就能实现更有效的芯片冷却。为了通过隔绝电源信号和接地信号来提高封装的性能，FC-PGA 处理器在处理器的底部的电容放置区域（处理器中心）安有离散电容和电阻。芯片底部的针脚是锯齿形排列的。此外，针脚的安排方式使得处理器只能以一种方式插入插座。FC-PGA 封装用于奔腾 III 和英特尔 赛扬 处理器，它们都使用 370 针。

FC-PGA2 封装与 FC-PGA 封装类型很相似，除了这些处理器还具有集成式散热器 (IHS)。集成式散热器是在生产时直接安装到处理器片上的。由于 IHS 与片模有很好的热接触并且提供了更大的表面积以更好地发散热量，所以它显著地增加了热传导。FC-PGA2 封装用于奔腾 III 和英特尔赛扬处理器（370 针）和奔腾 4 处理器（478 针）。

OOI 是 OLGA 的简写。OLGA 代表了基板栅格阵列。OLGA 芯片也使用反转芯片设计，其中处理器朝下附在基体上，实现更好的信号完整性、更有效的散热和更低的自感应。OOI 有一个集成式导热器 (IHS)，能帮助散热器将热量传给正确安装的风扇散热器。OOI 用于奔腾 4 处理器，这些处理器有 423 针。

“PPGA”的英文全称为“Plastic Pin Grid Array”，是塑针栅格阵列的缩写，这些处理器具有插入插座的针脚。为了提高热传导性，PPGA 在处理器的顶部使用了镀镍铜质散热器。芯片底部的针脚是锯齿形排列的。此外，针脚的安排方式使得处理器只能以一种方式插入插座。

“S.E.C.C.”是“Single Edge Contact Cartridge”缩写，是单边接触卡盒的缩写。为了与主板连接，处理器被插入一个插槽。它不使用针脚，而是使用“金手指”触点，处理器使用这些触点来传递信号。S.E.C.C. 被一个金属壳覆盖，这个壳覆盖了整个卡盒组件的顶端。卡盒的背面是一个热材料镀层，充当了散热器。S.E.C.C. 内部，大多数处理器有一个被称为基体的印刷电路板连接起处理器、二级高速缓存和总线终止电路。S.E.C.C. 封装用于有 242 个触点的英特尔奔腾II 处理器和有 330 个触点的奔腾II 至强和奔腾 III 至强处理器。

S.E.C.C.2 封装

S.E.C.C.2 封装与 S.E.C.C. 封装相似，除了S.E.C.C.2 使用更少的保护性包装并且不含有导热镀层。S.E.C.C.2 封装用于一些较晚版本的奔腾II 处理器和奔腾 III 处理器（242 触点）。

“S.E.P.”是“Single Edge Processor”的缩写，是单边处理器的缩写。“S.E.P.”封装类似于“S.E.C.C.”或者“S.E.C.C.2”封装，也是采用单边插入到Slot插槽中，以金手指与插槽接触，但是它没有全包装外壳，底板电路从处理器底部是可见的。“S.E.P.”封装应用于早期的242根金手指的Intel Celeron 处理器。

PLGA是Plastic Land Grid Array的缩写，即塑料焊盘栅格阵列封装。由于没有使用针脚，而是使用了细小的点式接口，所以PLGA封装明显比以前的FC-PGA2等封装具有更小的体积、更少的信号传输损失和更低的生产成本，可以有效提升处理器的信号强度、提升处理器频率，同时也可以提高处理器生产的良品率、降低生产成本。目前Intel公司Socket 775接口的CPU采用了此封装。

CuPGA是Lidded Ceramic Package Grid Array的缩写，即有盖陶瓷栅格阵列封装。其与普通陶瓷封装最大的区别是增加了一个顶盖，能提供更好的散热性能以及能保护CPU核心免受损坏。AMD64系列CPU采用了此封装。

封装(Package)对于芯片来说是必须的，也是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁和规格通用功能的作用。封装的主要作用有：

(1)物理保护。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，保护芯片表面以及连接引线等，使相当柔嫩的芯片在电气或热物理等方面免受外力损害及外部环境的影响；同时通过封装使芯片的热膨胀系数与框架或基板的热膨胀系数相匹配，这样就能缓解由于热等外部环境的变化而产生的应力以及由于芯片发热而产生的应力，从而可防止芯片损坏失效。基于散热的要求，封装越薄越好，当芯片功耗大于2W时，在封装上需要增加散热片或热沉片，以增强其散热冷却功能；5～1OW时必须采取强制冷却手段。另一方面，封装后的芯片也更便于安装和运输。

(2)电气连接。封装的尺寸调整(间距变换)功能可由芯片的极细引线间距，调整到实装基板的尺寸间距，从而便于实装操作。例如从以亚微米(目前已达到0．1 3μm以下)为特征尺寸的芯片，到以10μm为单位的芯片焊点，再到以100μm为单位的外部引脚，最后剑以毫米为单位的印刷电路板，都是通过封装米实现的。封装在这里起着由小到大、由难到易、由复杂到简单的变换作用，从而可使操作费用及材料费用降低，而且能提高工作效率和可靠性，特别是通过实现布线长度和阻抗配比尽可能地降低连接电阻，寄生电容和电感来保证正确的信号波形和传输速度。

(3)标准规格化。规格通用功能是指封装的尺寸、形状、引脚数量、间距、长度等有标准规格，既便于加工，又便于与印刷电路板相配合，相关的生产线及生产设备都具有通用性。这对于封装用户、电路板厂家、半导体厂家都很方便，而且便于标准化。相比之下，裸芯片实装及倒装目前尚不具备这方面的优势。由于组装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的印刷电路板(PCB)的设计和制造，对于很多集成电路产品而言，组装技术都是非常关键的一环。

如今计算机的“心”奔腾不止，以百兆为单位的高速提升让我们不得不感叹CPU技术的成熟和完善。不过，光有一颗速急力猛的芯好像还远远不够，为了让计算机真正快速地跑起来，整个内外系统都需要齐齐跟进，而内存则一向是一个关注焦点。作为计算机的“运作机舱”，内存的性能直接影响计算机的整体表现，重要性是不言而喻的。与CPU一样，内存的制造工艺同样对其性能高低具有决定意义，而在内存制造工艺流程上的最后一步也是最关键一步就是内存的封装技术。采用不同封装技术的内存条，在性能上也会存在较大差距。从DIP、TSOP到BGA，不断发展的封装技术使得内存向着高频、高速的目标继续迈进，而NORCENT Micro－CSP等新型技术的出现，则意味着内存封装已经进入到CSP时代。

我们所使用的每一条内存，其实是由数量庞大的集成电路组合而成，只不过这些电路，都是需要最后打包完成，这类将集成电路打包的技术就是所谓的封装技术。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，对于很多集成电路产品而言，封装技术都是非常关键的一环。

在我们的计算机里，CPU需要严格地封装，内存条也同样不可怠慢，对于常见的内存条而言，我们实际看到的体积和外观并不是真正的内存的大小和面貌，那一个一个整齐排列的小黑块即内存芯片经过打包封装后的成果。对于内存这样以芯片为主的产品来说，封装技术不仅保证芯片与外界隔离，防止空气中的杂质对芯片电路的腐蚀而造成电学性能下降；而且封装技术的好坏还直接关系到与芯片连接的PCB（印制电路板）的设计和制造，从而对芯片自身性能的表现和发挥产生深刻的影响。如此而言，封装技术好比内存的一件外衣，而内存品质在这里则是典型的“以貌取人”，越“高档”的外衣身价也就越高了。如同微处理器一样，内存条的技术也是不断地更新。人们手中内存条上的颗粒模样渐渐在变，变得比以前更小、更精致。变化不仅在表面上，而且这些新型的芯片在适用频率和电气特性上比老前辈又有了长足的进步。这一结晶应归功新型的内存芯片封装技术所带来的成果。

由于电子整机和系统在航空、航天、计算机等领域对小型化、轻型化、薄型化等高密度组装要求的不断提高，在MCM的基础上，对于有限的面积，电子组装必然在二维组装的基础上向z方向发展，这就是所谓的三维(3D)封装技术，这是今后相当长时间内实现系统组装的有效手段。

实现3D封装主要有三种方法。一种是埋置型，即将元器件埋置在基板多层布线内或埋置、制作在基板内部。电阻和电容一般可随多层布线用厚、薄膜法埋置于多层基板中，而IC芯片一般要紧贴基板。还可以在基板上先开槽，将IC芯片嵌入，用环氧树脂固定后与基板平面平齐，然后实施多层布线，最上层再安装IC芯片，从而实现3D封装。第二种方法是有源基板型，这是用硅圆片IC(WSI)作基板时，先将WSI用一般半导体IC制作方法作一次元器件集成化，这就成了有源基板。然后再实施多层布线，顶层仍安装各种其他lC芯片或其他元器件，实现3D封装。这一方法是人们最终追求并力求实现的一种3D封装技术。第三种方法是叠层法，即将两个或多个裸芯片或封装芯片在垂直芯片方向上互连成为简单的3D封装。更多的是将各个已单面或双面组装的MCM叠装在一起，再进行上下多层互连，就可实现3D封装。其上下均可加热沉，这种3D结构又称为3D．MCM。由于3D的组装密度高，功耗大，基板多为导热性好的高导热基板，如硅、氮化铝和金刚石薄膜等。还可以把多个硅圆片层叠在一起，形成3D封装。

先进的叠层式3D封装技术

近几年来，先进的封装技术已在IC制造行业开始出现，如多芯片模块（MCM）就是将多个IC芯片按功能组合进行封装，特别是三维（3D）封装首先突破传统的平面封装的概念，组装效率高达200%以上。它使单个封装体内可以堆叠多个芯片，实现了存储容量的倍增，业界称之为叠层式3D封装；其次，它将芯片直接互连，互连线长度显著缩短，信号传输得更快且所受干扰更小；再则，它将多个不同功能芯片堆叠在一起，使单个封装体实现更多的功能，从而形成系统芯片封装新思路；最后，采用3D封装的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小数十倍。正是由于3D封装拥有无可比拟的技术优势，加上多媒体及无线通信设备的使用需求，才使这一新型的封装方式拥有广阔的发展空间。

最常见的裸芯片叠层3D封装先将生长凸点的合格芯片倒扣并焊接在薄膜基板上，这种薄膜基板的材质为陶瓷或环氧玻璃，其上有导体布线，内部也有互连焊点，两侧还有外部互连焊点，然后再将多个薄膜基板进行叠装互连。

裸芯片叠层的工艺过程为：第一步，在芯片上生长凸点并进行倒扣焊接。如果采用金凸点，则由金丝成球的方式形成凸点，在250～400 ℃下，加压力使芯片与基板互连；若用铅锡凸点，则采用 Pb95Sn5（重量比）的凸点，这样的凸点具有较高的熔点，而不致在下道工艺过程中熔化。具体方法，先在低于凸点熔点的温度（180～250 ℃）下进行芯片和基板焊接，在这一温度下它们靠金属扩散来焊接；然后加热到250～400 ℃，在这一温度下焊料球熔化，焊接完毕。第一步的温度是经过成品率试验得到的，当低于150 ℃时断路现象增加；而当高于300 ℃时，则相邻焊点的短路现象增多。第二步，在芯片与基板之间0.05 mm的缝隙内填入环氧树脂胶，即进行下填料。第三步，将生长有凸点的基板叠装在一起，该基板上的凸点是焊料凸点，其成分为Pb/Sn或Sn/Ag，熔点定在200～240 ℃。这最后一步是将基板叠装后，再在230～250 ℃的温度下进行焊接。

MCM叠层的工艺流程与裸芯片叠层的工艺流程基本一致。除上述边缘导体焊接采用互连方式外，叠层3D封装还有多种互连方式，例如引线键合叠层芯片就是一种采用引线键合技术实现叠层互连的，该方法的适用范围比较广。此外，叠层互连工艺还有叠层载带、折叠柔性电路等方式。叠层载带是用载带自动键合（TAB）实现IC互连，可进而分为印刷电路板（PCB）叠层TAB和引线框架TAB。折叠柔性电路方式是先将裸芯片安装在柔性材料上，然后将其折叠，从而形成三维叠层的封装形式。

LED封装技术大都是在分立器件封装技术基础上发展与演变而来的，但却有很大的特殊性。一般情况下，分立器件的管芯被密封在封装体内，封装的作用主要是保护管芯和完成电气互连。而LED封装则是完成输出电信号，保护管芯正常工作、输出可见光的功能，既有电参数，又有光参数的设计及技术要求，无法简单地将分立器件的封装用于LED。

LED的核心发光部分是P型半导体和N型半导体构成的PN结管芯。当注入PN结的少数载流子与多数载流子复合时，就会发出可见光、紫外线光或者红外线光。但PN结区发出的光子是非定向的，即向各个方向发射有相同的几率。因此，并不是管芯产生的所有光都可以释放出来，这主要取决于半导体材料质量、管芯结构和几何形状、封装内部结构与包封材料，应用要求提高LED的内、外部量子效率。常规Φ5mm型LED封装是将边长0.25mm的正方形管芯粘结或烧结在引线架上，管芯的正极通过球形接触点与金丝键合为内引线与一条管脚相连，负极通过发射杯和引线架的另一管脚相连，然后其顶部用环氧树脂包封。反射杯的作用是收集管芯侧面、界面发出的光，向期望的方向角内发射。顶部包封的环氧树脂做成一定形状，有这样几种作用：保护管芯等不受外界侵蚀；采用不同的形状和材料性质(掺或不掺散色剂)，起透镜或漫射透镜功能，控制光的发散角；管芯折射率与空气折射率相关太大，致使管芯内部的全反射临界角很小，其有源层产生的光只有小部分被取出，大部分易在管芯内部经多次反射而被吸收，易发生全反射导致过多光的损失。选用相应折射率的环氧树脂做过渡，提高管芯的光出射效率。用作构成管壳的环氧树脂须具有耐湿性、绝缘性、机械强度，对管芯发出光的折射率和透射率高。选择不同折射率的封装材料，封装几何形状对光子逸出效率的影响是不同的，发光强度的角分布也与管芯结构、光输出方式、封装透镜所用材料和形状有关。若采用尖形树脂透镜，可使光集中到LED的轴线方向，相应的视角较小；如果顶部的树脂透镜为圆形或平面型，其相应视角将增大。

一般情况下，LED的发光波长随温度变化为0.2 -0.3nm/℃，光谱宽度随之增加，影响颜色鲜艳度。另外，当正向电流流经PN结，发热性损耗使结区产生温升。在室温附近，温度每升高1℃，LED的发光强度会相应地减少1%左右，封装散热时保持色纯度与发光强度非常重要。以往采用减少其驱动电流的办法，降低结温，多数LED的驱动电流限制在20mA左右。但是，LED的光输出会随着电流的增大而增加。目前，很多功率型LED的驱动电流可以达到70mA、100mA甚至1A级，需要改进封装结构。全新的LED封装设计理念和低热阻封装结构及技术，改善了热特性。例如，采用大面积芯片倒装结构，选用导热性能好的银胶，增大金属支架的表面积，焊料凸点的硅载体直接装在热沉上等方法。此外，在应用设计中，PCB线路板等的热设计、导热性能也十分重要。

生产工艺

1．工艺：

(a)清洗：采用超声波清洗PCB或LED支架，并烘干。

(b)装架：在LED管芯（大圆片）底部电极备上银胶后进行扩张，将扩张后的管芯（大圆片）安置在刺晶台上，在显微镜下用刺晶笔将管芯一个一个安装在PCB或LED支架相应的焊盘上，随后进行烧结使银胶固化。

(c)压焊：用铝丝或金丝焊机将电极连接到LED管芯上，以作电流注入的引线。LED直接安装在PCB上的，一般采用铝丝焊机。（制作白光TOP-LED需要金线焊机）

(d)封装：通过点胶，用环氧将LED管芯和焊线保护起来。在PCB板上点胶，对固化后胶体形状有严格要求，这直接关系到背光源成品的出光亮度。这道工序还将承担点荧光粉（白光LED）的任务。

(e)焊接：如果背光源是采用SMD-LED或其它已封装的LED，则在装配工艺之前，需要将LED焊接到PCB板上。

(f)切膜：用冲床模切背光源所需的各种扩散膜、反光膜等。

(g)装配：根据图纸要求，将背光源的各种材料手工安装正确的位置。

(h)测试：检查背光源光电参数及出光均匀性是否良好。

包装：将成品按要求包装、入库。

封装工艺

1．LED的封装的任务

是将外引线连接到LED芯片的电极上，同时保护好LED芯片，并且起到提高光取出效率的作用。关键工序有装架、压焊、封装。

2.LED封装形式

LED封装形式可以说是五花八门，主要根据不同的应用场合采用相应的外形尺寸，散热对策和出光效果。LED按封装形式分类有Lamp-LED、TOP-LED、Side-LED、SMD-LED、High-Power-LED等。

3．LED封装工艺流程

4．封装工艺说明

1．芯片检验

镜检：材料表面是否有机械损伤及麻点麻坑（lockhill）芯片尺寸及电极大小是否符合工艺要求，电极图案是否完整。

2．扩片

由于LED芯片在划片后依然排列紧密间距很小（约0.1mm），不利于后工序的操作。我们采用扩片机对黏结芯片的膜进行扩张，是LED芯片的间距拉伸到约0.6mm。也可以采用手工扩张，但很容易造成芯片掉落浪费等不良问题。

3．点胶

在LED支架的相应位置点上银胶或绝缘胶。（对于GaAs、SiC导电衬底，具有背面电极的红光、黄光、黄绿芯片，采用银胶。对于蓝宝石绝缘衬底的蓝光、绿光LED芯片，采用绝缘胶来固定芯片。）工艺难点在于点胶量的控制，在胶体高度、点胶位置均有详细的工艺要求。由于银胶和绝缘胶在贮存和使用均有严格的要求，银胶的醒料、搅拌、使用时间都是工艺上必须注意的事项。

4．备胶

和点胶相反，备胶是用备胶机先把银胶涂在LED背面电极上，然后把背部带银胶的LED安装在LED支架上。备胶的效率远高于点胶，但不是所有产品均适用备胶工艺。

5．手工刺片

将扩张后LED芯片（备胶或未备胶）安置在刺片台的夹具上，LED支架放在夹具底下，在显微镜下用针将LED芯片一个一个刺到相应的位置上。手工刺片和自动装架相比有一个好处，便于随时更换不同的芯片，适用于需要安装多种芯片的产品.

6．自动装架

自动装架其实是结合了沾胶（点胶）和安装芯片两大步骤，先在LED支架上点上银胶（绝缘胶），然后用真空吸嘴将LED芯片吸起移动位置，再安置在相应的支架位置上。自动装架在工艺上主要要熟悉设备操作编程，同时对设备的沾胶及安装精度进行调整。在吸嘴的选用上尽量选用胶木吸嘴，防止对LED芯片表面的损伤，特别是兰、绿色芯片必须用胶木的。因为钢嘴会划伤芯片表面的电流扩散层。

7．烧结

烧结的目的是使银胶固化，烧结要求对温度进行监控，防止批次性不良。银胶烧结的温度一般控制在150℃，烧结时间2小时。根据实际情况可以调整到170℃，1小时。绝缘胶一般150℃，1小时。银胶烧结烘箱的必须按工艺要求隔2小时（或1小时）打开更换烧结的产品，中间不得随意打开。烧结烘箱不得再其他用途，防止污染。

8．压焊

压焊的目的将电极引到LED芯片上，完成产品内外引线的连接工作。LED的压焊工艺有金丝球焊和铝丝压焊两种。先在LED芯片电极上压上第一点，再将铝丝拉到相应的支架上方，压上第二点后扯断铝丝。金丝球焊过程则在压第一点前先烧个球，其余过程类似。压焊是LED封装技术中的关键环节，工艺上主要需要监控的是压焊金丝（铝丝）拱丝形状，焊点形状，拉力。对压焊工艺的深入研究涉及到多方面的问题，如金（铝）丝材料、超声功率、压焊压力、劈刀（钢嘴）选用、劈刀（钢嘴）运动轨迹等等

LED的封装主要有点胶、灌封、模压三种。

基本上工艺控制的难点是气泡、多缺料、黑点。设计上主要是对材料的选型，选用结合良好的环氧和支架。手动点胶封装对操作水平要求很高（特别是白光LED），主要难点是对点胶量的控制，因为环氧在使用过程中会变稠。白光LED的点胶还存在荧光粉沉淀导致出光色差的问题。

10．灌胶封装

Lamp-LED的封装采用灌封的形式。灌封的过程是先在LED成型模腔内注入液态环氧，然后插入压焊好的LED支架，放入烘箱让环氧固化后，将LED从模腔中脱出即成型。

11．模压封装

将压焊好的LED支架放入模具中，将上下两副模具用液压机合模并抽真空，将固态环氧放入注胶道的入口加热用液压顶杆压入模具胶道中，环氧顺着胶道进入各个LED成型槽中并固化。（12）固化与后固化

固化是指封装环氧的固化，一般环氧固化条件在135℃，1小时。模压封装一般在150℃，4分钟。

13．后固化

后固化是为了让环氧充分固化，同时对LED进行热老化。后固化对于提高环氧与支架（PCB）的粘接强度非常重要。一般条件为120℃，4小时。

14．切筋和划片

由于LED在生产中是连在一起的（不是单个），Lamp封装LED采用切筋切断LED支架的连筋。SMD-LED则是在一片PCB板上，需要划片机来完成分离工作。

15．测试

测试LED的光电参数、检验外形尺寸，同时根据客户要求对LED产品进行分选。

16．包装

将成品进行计数包装。超高亮LED需要防静电包装。

B功率型LED封装技术概述

半导体LED若要作为照明光源，常规产品的光通量与白炽灯和荧光灯等通用性光源相比，距离甚远。因此，LED要在照明领域发展，关键是要将其发光效率、光通量提高至现有照明光源的等级。由于LED芯片输入功率的不断提高，功率型LED封装技术主要应满足以下两点要求：①封装结构要有高的取光效率；②热阻要尽可能低，这样才能保证功率LED的光电性能和可靠性。

功率型LED所用的外延材料采用MOCVD的外延生长技术和多量子阱结构，虽然其内量子效率还需进一步提高，但获得高发光通量的最大障碍仍是芯片的取光效率低。现有的功率型LED的设计采用了倒装焊新结构来提高芯片的取光效率，改善芯片的热特性，并通过增大芯片面积，加大工作电流来提高器件的光电转换效率，从而获得较高的发光通量，除了芯片外，器件的封装技术也举足轻重。功率型LED封装关键技术：a.散热技术

传统的指示灯型LED封装结构，一般是用导电或非导电胶将芯片装在小尺寸的反射杯中或载片台上，由金丝完成器件的内外连接后用环氧树脂封装而成，其热阻高达150～250℃/W，新的功率型芯片若采用传统式的LED封装形式，将会因为散热不良而导致芯片结温迅速上升和环氧碳化变黄，从而造成器件的加速光衰直至失效，甚至因为迅速的热膨胀所产生的应力造成开路而失效。

对于大工作电流的功率型LED芯片，低热阻、散热良好及低应力的新的封装结构是功率型LED器件的技术关键。可采用低阻率、高导热性能的材料粘结芯片；在芯片下部加铜或铝质热沉，并采用半包封结构，加速散热；甚至设计二次散热装置，来降低器件的热阻；在器件的内部，填充透明度高的柔性硅胶，胶体不会因温度骤然变化而导致器件开路，也不会出现变黄现象；零件材料也应充分考虑其导热、散热特性，以获得良好的整体热特性。

为提高器件的取光效率，设计外加的反射杯与多重光学透镜。

功率型LED白光技术

常见的实现白光的工艺方法有如下三种：　①蓝色芯片上涂上YAG荧光粉，蓝光激发荧光粉发出的黄绿光与蓝光合成白光。该方法相对简单，效率高，具有实用性。缺点是布胶量一致性较差、荧光粉易沉淀导致出光面均匀性差、色调一致性不好；色温偏高，显色性不理想。　②RGB三基色多个芯片或多个器件发光混色成白光，或者用蓝+黄色双芯片补色产生白光。只要散热得法，该方法产生的白光较前一种方法稳定，但驱动较　③在紫外光芯片上涂RGB荧光粉，利用紫光激发荧光粉产生三基色光混色形成白光。由于目前的紫外光芯片和RGB荧光粉效率较低，仍未达到实用阶段。

LED单芯片封装

LED在过去的30多年里，取得飞速发展。第一批产品出现在1968年，工作电流20mA的LED的光通量只有千分之几流明，相应的发光效率为0.1lm/W，而且只有一种光色为650nm的红色光。70年代初该技术进步很快，发光效率达到1lm/W，颜色也扩大到红色、绿色和黄色。伴随着新材料的发明和光效的提高，单个LED光源的功率和光通量也在迅速增加。原先，一般LED的驱动电流仅为20mA。到了20世纪90年代，一种代号为“食人鱼”的LED光源的驱动电流增加到50-70mA，而新型大功率LED的驱动电流达到300—500mA。特别是1998年白光LED的开发成功，使得LED应用从单纯的标识显示功能向照明功能迈出了实质性的一步。图2-1到图2-4描述了LED的发展历程。图2-1普通LED主要用于指示灯图2-2高亮度LED主要用于照明灯图2-3食人鱼LED图2-4大功率LEDA功率型LED封装技术现状　功率型LED分为功率LED和瓦(W)级功率LED两种。功率LED的输入功率小于1W(几十毫瓦功率LED除外)；W级功率LED的输入功率等于或大于1W。

半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在20世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在20世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。

所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁—芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一代CPU的出现常常伴随着新的封装形式的使 用。芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越 接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。

中国封装技术与国外封装技术的差距所在

1．封装技术人才严重短缺、缺少制程式改善工具的培训及持续提高培训的经费及手段。

2．先进的封装设备、封装材料及其产业链滞后，配套不全且质量不稳定。

(3)封装技术研发能力不足，生产工艺程序设计不周全，可操作性差，执行能力弱。

(4)封装设备维护保养能力欠伟，缺少有经验的维修工程师，且可靠性实验设备不齐全，失效分析(FA)能力不足。

(5)国内封装企业除个别企业外，普遍规模较小，从事低端产品生产的居多，可持续发展能力低，缺乏向高档发展的技术和资金。

(6)缺少团队精神，缺乏流程整合、持续改善、精细管理的精神，缺少现代企业管理的机制和理念。

微电子封装通常有五种功能，即电源分配、信号分配、散热通道、机械支撑和环境保护。

1．电源分配

微电子封装首先要能接通电源，使芯片与电路流通电流。其次，微电子封装的不同部位所

需的电源有所不同，要能将不同部位的电源分配恰当，以减少电源的不必要损耗，这在多层布

线基板上尤为重要。同时，还要考虑接地线的分配问题。

2．信号分配

为使电信号延迟尽可能减小，在布线时应尽可能使信号线与芯片的互连路径及通过封装的I/O引出的路径达到最短。对于高频信号，还应考虑信号间的串扰，以进行合理的信号分配布线和接地线分配。

3．散热通道

各种微电子封装都要考虑器件、部件长期工作时如何将聚集的热量散出的问题。不同的封装结构和材料具有不同的散热效果，对于功耗大的微电子封装，还应考虑附加热沉或使用强制风冷、水冷方式，以保证系统在使用温度要求的范围内能正常工作。

4．机械支撑

微电子封装可为芯片和其他部件提供牢固可靠的机械支撑，并能适应各种工作环境和条件的变化。

5．环境保护

半导体器件和电路的许多参数，如击穿电压、反向电流、电流放大系数、噪声等，以及器件的稳定性、可靠性都直接与半导体表面的状态密切相关。半导体器件和电路制造过程中的许

多工艺措施也是针对半导体表面问题的。半导体芯片制造出来后，在没有将其封装之前，始终

都处于周围环境的威胁之中。在使用中，有的环境条件极为恶劣，必须将芯片严加密封和包封。所以，微电子封装对芯片的环境保护作用显得尤为重要。

IC发展对微电子封装的推动

反映IC的发展水平，通常都是以IC的集成度及相应的特征尺寸为依据的。集成度决定着IC的规模，而特征尺寸则标志着工艺水平的高低。自20世纪70年代以来，IC的特征尺寸几乎每4年缩小一半。RAM、DRAM和MPU的集成度每年分别递增50%和35%，每3年就推出新一代DRAM。但集成度增长的速度快，特征尺寸缩小得慢，这样，又使IC在集成度提高的同时，单个芯片的面积也不断增大，大约每年增大13%。同时，随着IC集成度的提高和功能的不断增加，IC的I/O数也随之提高，相应的微电子封装的I/0引脚数也随之增加。例如，一个集成50万个门阵列的IC芯片，就需要一个700个．I/O引脚的微电子封装。这样高的I/0引脚数，要把IC芯片封装并引出来，若沿用大引脚节距且双边引出的微电子封装(如2．54 mmDIP)，显然壳体大而重，安装面积不允许。从事微电子封装的专家必然要改进封装结构，如将双边引出改为四边引出，这就是后来的I,CCC、PL,CC和OFP，其I/O引脚节距也缩小到0．4 mm，甚至0．3mm,，随着IC的集成度和I/O数进一步增加，再继续缩小节距，这种QFP在工艺上已难以实施，或者组装焊接的成品率很低(如0．3mm的QFP组装焊接失效率竟高达6%e)。于是，封装的引脚由四边引出发展成为面阵引出，这样，与OFP同样的尺寸，节距即使为1mm，也能满足封装具有更多I/O数的IC的要求，这就是正在高速发展着的先进的BGA封装。

裸芯片技术有两种主要形式：一种是COB技术，另一种是倒装片技术(Flip　chip)。

COB技术

用COB技术封装的裸芯片是芯片主体和I/O端子在晶体上方，在焊接时将此裸芯片用导电/导热胶粘接在PCB上，凝固后，用 Bonder 机将金属丝(Al或Au)在超声、热压的作用下，分别连接在芯片的I/O端子焊区和PCB相对应的焊盘上，测试合格后，再封上树脂胶。　与其它封装技术相比，COB技术有以下优点：价格低廉；节约空间；工艺成熟。COB技术也存在不足，即需要另配焊接机及封装机，有时速度跟不上；PCB贴片对环境要求更为严格；无法维修等。

Flip chip 技术

Flip　chip，又称为倒装片，与COB相比，芯片结构和I/O端(锡球)方向朝下，由于I/O引出端分布于整个芯片表面，故在封装密度和处理速度上Flip chip已达到顶峰，特别是它可以采用类似SMT技术的手段来加工，故是芯片封装技术及高密度安装的最终方向。90年代，该技术已在多种行业的电子产品中加以推广，特别是用于便携式的通信设备中。裸芯片技术是当今最先进的微电子封装技术。随着电子产品体积的进一步缩小，裸芯片的应用将会越来越广泛。