集成芯片（integrated chips）是指先将晶体管集成制造为特定功能的芯粒（Chiplet），再按照应用需求将芯粒通过半导体技术集成制造为芯片。其中，芯粒（Chiplet）是指预先制造好、具有特定功能、可组合集成的晶片（Die），也有称为“小芯片”，其功能可包括通用处理器、存储器、图形处理器、加密引擎、网络接口等。

集成芯片的概念源于2010年台积电的蒋尚义博士提出的“先进封装”概念，他提出可以通过半导体互连技术连接两颗芯片，从而解决单芯片制造的面积上限，解决板级连接的带宽极限问题。而后，时任美国美满电子公司总裁的周秀文博士（Sehat Sutrardja）将“模块化”设计思想与方法进一步融入。经过发展，“先进封装”已无法涵盖多芯粒集成后所形成的新系统的科学与技术，于是在2022年自然科学基金委召开的双清论坛上，孙凝晖院士、刘明院士以及蒋尚义先生等中国学者在凝练相关基础技术后提出“集成芯片（Integrated Chips）”这一概念替代“先进封装”、“芯粒”等称谓，用于表达其在体系结构、设计方法学、数理基础理论、工程材料制造等领域中更丰富的含义。

由于电视、音响、录像集成电路的用途，使用环境，生产历史等原因，使其不但在型号规格上繁杂，而且封装形式也多样。

常见的封装材料有：塑料。陶瓷。玻璃。金属等，塑料封装为常用。

按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。

按封装体积大小排列分：最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装。双列扁平。四列扁平为最小

两引脚之间的间距分：普通标准型塑料封装，双列。单列直插式一般多为2.54±0.25mm,其次有2mm(多见于单列直插式).1.778±0.25mm(多见于缩型双列直插式).1.5±0.25mm,或1.27±0.25mm(多见于单列附散热片或单列V型).1.27±0.25mm(多见于双列扁平封装).1±0.15mm(多见于双列或四列扁平封装).0.8±0.05～0.15mm(多见于四列扁平封装).0.65±0.03mm(多见于四列扁平封装)。

双列直插式两列引脚之间的宽度分：一般有7.4～7.62mm.10.16mm.12.7mm.15.24mm等数种。

双列扁平封装两列之间的宽度分(包括引线长度：一般有6～6.5±mm.7.6mm.10.5～10.65mm等。

四列扁平封装40引脚以上的长×宽一般有：10×10mm(不计引线长度).13.6×13.6±0.4mm(包括引线长度).20.6×20.6±0.4mm(包括引线长度).8.45×8.45±0.5mm(不计引线长度).14×14±0.15mm(不计引线长度)等。

主板集成芯片是指电脑主板主板所整合了显卡，声卡或者网卡的芯片。

电脑市场上很多主板都集成很多其他部件：显卡、声卡、网卡等。大家在选购集成主板产品的时候主要应该考虑使用者自身的需求，同时还应该注意：这些集成控制芯片在性能上略逊于同类中高端的板卡产品，如果有特殊需求的话要选购相对应的板卡来提高性能。 另外在主板插槽数量方面的选择也是如此，主要考虑自身的需求。要使用大量扩展卡来实现一些附加功能的话就应该去选择扩展插槽较多产品；希望配置大容量内存的话就挑选DIMM内存插槽较多的产品来实现功能。

光子集成技术是光纤通信最前沿、最有前途的领域，它是满足未来网络带宽需求的最好办法。当大家还在固守着“全光通信”的思路的时候，网络已在悄然改变。节点设备需要光电变换，通过“O-E-O”才能 将信号进行整形和放大，从而传给计算机。光子集成技术顺应了时代发展，光子集成比传统的分立“O-E-O”处理降低了成本和复杂性，带来的好处是以更低的成本构建一个具有更多节点的全新的网络结构，更多的节点意味着更灵活的接入，更有效的维护和故障处理。然而光子集成芯片的制造并不是一件容易的事情。光子器件具有三维结构，比二维结构的半导体集成要复杂得多。将激光器、检测器、调制器和其他器件都集成到芯片中，这些集成需要在不同材料（包括砷化铟镓、磷化铟等材料）多个薄膜介质层上重复地沉积和蚀刻。磷化铟晶片在生产线上经过一种称为光刻胶的浆状化学物质进行包裹。紫外线光通过一个镂空设计的模板照射到光刻胶上，产生了复杂的反应，其中一些半导体材料就粘在了晶片上，一些就被蚀刻掉了。2004年，大规模光子集成芯片——一对集成了50个光子器件的芯片呈现在人们的面前。此前，一些光芯片厂商只是做了一些少量器件的集成。光子集成技术成功地开发了400GB/s和1.6TB/s的芯片，实现了多达240个光器件的集成。光子集成领域的巨头美国Infinera公司于2008年2月宣布了其下一步光子集成产品的发展路线，预计每三年光子集成的密度将会提高一倍。

光集成芯片领域的技术发展

正如电路早已集成化，发展成为集成电路芯片一样，光路也将走向集成化，发展成为集成光路芯片(OIC)。光波导技术是集成光学的基础。集成光路芯片也随着新技术产品全面替代传统产品一样，逐步走向更广泛的市场应用。那么当年集成电路逐步发展成大规模集成电路，从而大范围地替代传统线路板。产品的高技术含量导致了生产方式也极大地改变，采用了高度自动化、可大规模生产的半导体加工方式去生产，即通常说的晶圆加工的生产方式。同样我们的光集成芯片也采用了（不同工艺的）半导体的加工方式，制造出高性能的光集成芯片来替代传统的光器件。和大规模集成电路芯片一样，同样实现了大批量、高效率生产方式，产品的成本更低，体积更小、性能更稳定、生产流程的低能耗、生产过程无污染、减少大量人工、技术含量高、性能指标高、产品附加值高等特点。鉴于光芯片设计和加工工艺复杂，前期科研投入耗资巨大，动辄上百亿美元。目前为止仅有欧美、日本等少数发达国家实现了该芯片的批量生产，并在高端通讯领域得到了实际应用。包括我国主干道网、环城网以及光纤到小区的网络上的光纤到户网络所需要的光芯片均采购于他们。国产光电器件的生产规模及市场占有率仍显不足，只能局限在低端市场。光芯片作为高端核心技术产品方面，尚处在替发达国家的加工层面上，缺乏自己的研发设计。西方发达国家因光芯片的加工技术高速发展，占据大部分光芯片高端产品的市场份额。国内目前为止只能生产传统的熔融拉锥设备制造的光纤分路器和两通道的波分复用器。这同我国光电子学研究和通信技术市场巨大需求是很不相符的。

光芯片是用半导体加工（即晶圆加工），但是这个行业不同于一般的行业，过去由于国内的芯片设计技术，晶圆（硅）材料和加工技术均比较落后，甚至国内到目前为止，尚未有一条生产我们光芯片的、能达到规模量产级6寸（或以上）的晶圆加工生产线。因此基于平面光波导技术，以晶圆加工为制造工艺的光集成芯片的研发、设计及制造一直是国内的空白。由于国内没有自己的生产线做实验，所以掌握该领域高端核心技术的人才处于极度匮乏。国内晶圆代加工（集成电路芯片“电”芯片）产业已得到迅速发展。仅仅上海浦东的张江高科技园区内就已经集中了数家知名的芯片代加工企业，其中“中芯国际”投入了12亿美元建成我国第一条世界目前最大的12寸晶圆加工生产线。但以上企业都是加工传统的“电”芯片的，而电芯片从性能、速度上都已经达到技术瓶颈。比如：个人电脑芯片不再每2年速度翻一番，体积做更小也难了，事实上著名的“摩尔定律”已经被推翻。将来芯片加工行业中，用于加工光芯片的代工生产线是更为新兴的行业，已经是专业人士的共识，将为我国的平面波导型集成光芯片的研制和生产创造了有利条件。如能及早建立起第一条生产线，就给该核心技术领域从事自主研发、设计的企业和自主知识产权的“中国光芯”带来了重大契机。

光集成芯片的市场应用

1、光纤到户接入网方面的应用。众所周知，中国是全球最大，发展最快的电信市场之一，已建立了具有世界先进水平的光传输网络，包括10Gbps光同步数字系统(SDH)、密集波分复用系统(DWDM)、及有线电视网络(CATV)。 “三网合一”的光纤到户 (FTTH) 网络系统也开始试点推广。光纤到户网具有无源网络、高带宽、承载业务种类多以及支持协议灵活四大技术优势，将全面淘汰ADSL。光纤到户融合IP、光通信、数字、接入网等先进技术，其高带宽的接入方式可为交互式网络电视（IPTV）、视频点播、数字电视等新型业务的普及提供高质保证。迄今，互联网信息的传输是依靠光纤在城市之间和城市内部沿骨干网传输，从骨干网到小区和家庭的“最后一公里”和“最后一百米”，则用铜线而非光纤传输。铜线带宽仅有1兆到2兆左右，而光纤的带宽可达100兆之上。一旦实现光纤到户，三网合一，人类的工作与生活将有难以想象的巨变。上网速度是迄今的上百倍，上网、看电影、上课、开会、下载都可以实现高清晰、高速度的即时传输。电话通信可实现视频通话、音画高清晰、零干扰等。有线电视网也可实现高清晰画面以及视频点播等交互功能。迄今，我国光纤到户的应用试点工作在各地省、市政府的大力支持下已经展开，如武汉已建的光纤到户项目有紫菘小区、长飞小区、南湖都市桃源、德润大厦、王府花园等十余个，用户超过10000余户。上海的电信浦东电信局第九城市小区和中芯国际别墅小区，北京的碧盛花园和昆仑公寓，成都的泰龙小区，另外浙江、广东、江苏等地也已开始光纤到户的规划和试点工作。

全球光纤到户技术和市场日趋成熟，业务增长迅速，在发达国家尤受重视。相关统计数据显示，截至2007年底，美国已有超过500万户，日本超过300万户。而中国光纤接入用户在一些地区已经开始试点。有人说，中国离光纤到户时代尚有相当距离。但当今的信息产业，常会有超人预料的发展：谁会想到手机和互联网能有现在这样的普及面呢？作为2008北京奥运会固定通信的合作伙伴，中国网通已经对光纤到户进行了试验，其将在北京布设几个高品质的奥运光纤网络，采用直接光纤到桌面的技术，实现“用户桌面”的带宽达到2.5GB。目前我国宽带用户数已达1．22亿户，居全球首位。最终将被光纤到户技术全面淘汰。市场调查机构Heavy Reading日前发表的题为“FTTH（光纤到户）在全世界的技术和市场发展”的报告预计，到2012年全球5%的家庭将实现FTTH，GPON（全光网络）技术将在未来几年内有望成为FTTH的主导技术，FTTH用户总数有望从2000万增至9000万。另一家叫Ovum-RHK曾预测，2009年底，亚太地区宽带用户的数量将从2005年的7500万上升到1.29亿，其中将有2300万的用户选择FTTH技术实现宽带接入。亚太将成全球FTTH发展最快的地区，宽带业务市场主要集中在中国、日本、新加坡、韩国。所以，这是一个巨大的市场，我们国家也将形成1000亿元左右的光纤光缆及光接入设备市场规模，不含海外市场。每年通信运营业务收入将超过180亿元，对电信企业和光纤设备商而言，无疑极具开拓潜力。

2、超长距离城际网主干道方面的应用。长距离干线传输的全光通信广域网逐步向着超长距、高速率、大容量、模块化、灵活、方便、可靠的方向发展。综合波分复用(WDM)和遥泵(ROPA)技术，能够实现10G信号5000公里无电中继传送。我公司针对新一代的全光通信网开发的40信道阵列波导型(AWG)密集波分复用器(DWDM)和20信道可重构光分插复用器(ROADM)便是波分复用系统的核心元件，能够满足新一代长距离干线传输发展的要求。300-500公里超长单跨距传输提高了系统的长距传输能力，可以最大限度地节省中继站点，降低网络成本，提高网络的可靠性。密集波分复用器是模块化设计的基础，这样既能实现 400G>800G>1200G>1600G 系统逐步扩容，也能按波长进行平滑升级。有利于采用分期投资，按需建网的思路建设干线传输网络。 可重构光分插复用器(ROADM)，可以实现远程自动配置，任意波长可在任意节点上、下。设备在线升级、容量扩展，不中断业务。ROADM同时实现通道的自动功率调谐和监视。采用ROADM系统无需重新设计网络就可以快速提供新业务，减轻网络规划负担，减少了运营和维护的成本。光芯片级的平面阵列波导光珊型密集波分复用器和光芯片级多信道可调光衰减器是2款主要光芯片，目前国内尚没有自己生产的该类光芯片，几乎全部靠进口。

3、环形城域网方面的应用。环形网一般采用双环结构，各节点串接于光纤环中，节点间信号的传送是点对点接力式的， 因此网径和容量都可做得很大，网的周长可超过200km，串接节点数达上千个，比大多数总线网大一个数量级，且光路损耗也小。双环网可以单环运行，亦可双环运行。单环运行时，一个环正常运行，另一个环处于热备状态提高系统的可靠性，此时网的容量取决于一个环，节点中也只要一套设备。双环运行时，网的容量加倍，需二套设备同时运行。ROADM被认为是新一代城域波分网络的标志，而动态灵活的光层，也被认为是城域网的发展方向。

4、电气控制高频信号传输方面的应用。我国正处于高速发展的过程中，工业生产中自动化程度越来越高，资源和原材料都十分紧缺或价格暴涨都严重制约了的发展，每年除了用于电话线、网线、有线电视线等以外，大量的控制设备中都要使用以金属材料为核心的数据线、控制线、信号线等。因此铜等金属资源的消耗是巨大的，这些从技术上讲完全可以用光纤和光芯片来替代。简单说，一根光纤两端用光芯片和光电转换的形式来实现。大量仪器设备中用于控制的传输线和各种类型的信号线，使得一些电气控制柜，自动化控制台等一经打开，都是成捆的各种传输线、信号线，甚至都要占据控制柜的一小半重量。如果都采用廉价的光纤来传输，那么我们研制的配套光芯片又将是海量的应用。这个方面很符合国家的“铜退光进”的战略和产业政策。特别是一些自动化控制领域中的高频信号，迄今往往使用的同轴电缆，原因很简单，只要是电线都有电磁场，都会互相干扰，必须要在电线外包上屏蔽层等技术手段，但是依然不能解决损耗大的问题。一根光纤由于带宽极大不仅可以替代无数根电的信号线，即使放在一起的2根光纤之间也不存在干扰的问题，同时也没有大损耗的问题。并且每年为国家节约的资源将是万吨级来计算的。中国早已是光纤生产的大国，产量也早已是世界第一了。一些特种光纤的制造也有了长足的进步，已经可以做到300公里的距离接近零损耗。为“铜退光进”的战略创造了良好的条件，为构建全光网也奠定了技术基础。

产业发展前景展望

综合以上的五个方面的应用，巨大的需求量显示了中国自主知识产权的研发、设计、制造的极端重要性。在长距离的城际网、环城网的应用也同样完全可以做到替代进口，而且数量巨大。加上工业自动化控制和高端军事领域的应用。海量的需求让我们有理由相信，我们这个产业会发展成一个巨型的产业，并和一些光电子的其他重要产业一起使国家综合科技实力迅速提高。大家设想一下，假如没有我国自己研制的拥有自主知识产权的光芯片，我国的通信的主干道上用的光芯片级的光器件大量从国外采购还关系到潜在的安全问题。国家一旦开始普及光纤到户，大量的定单如果都被外国一些厂商拿走。都象当年电脑、手机进入中国市场一样，“外国芯”占据了全中国几乎所有的电脑和手机，也同时占领了最高附加值的产品。那些产业巨头之所以可以很快成为了“巨无霸”，其实是包括中国在内全世界的用户提供了他们巨额的利润造就的。后来发展起来的一些企业将更难与其竞争。国家当前十分需要迅速走出那种越来越难以维持的粗放型经济模式。毕竟原材料、人工、能源总体是在不断上涨的，作为低技术含量的“世界工厂”的成本也在不断上涨。如果发达国家经济不景气，出口受阻，靠低利润、低技术的加工业经济，并以出口为导向来拉动、并维持长期高增长是不可能的。众所周知，高技术产品出口中，我国很大部分仅赚取了加工费，高附加值的核心部件的利润往往是发达国家在中国的大公司掌握或直接从国外进口的。所以说一旦占领技术的制高点，就得到了最大的利益。我们国家为什么就没有占领这样的制高点，没有掌握这样的核心技术的企业？什么时候能有我们中国的“英特尔”“微软”式的企业，使得我国在一些重要的产业领域有我们的优势，至少有一席之地并以高技术引领一个产业的？如能建成自己的生产线，那么这样一来包括最核心的研发、设计在内的每个技术及加工环节全部在国内独立完成的话，我们不仅拥有技术优势，价格优势也将十分明显，还具有开拓海外市场的巨大潜力，使“中国芯”走出国门成为可能。那么该领域千亿美元级的世界大市场中，将有我们中国企业自主研发制造分享到的一个大份额。另一方面，有了自己的生产线，通过进一步的技术攻关，生产和推向市场的过程中，不断提升我国光芯片设计能力、制造工艺，可以带动相关产业链的发展。由于这样的产业需要巨大的投入和产业政策的引导，如果没有国家的特殊支持和专项扶持，没有尽早尽快地建立起中国自己的光芯片加工生产线，那么以上说的都难以实现。

微控制器集成

随着微控制器的小型化和廉价化，许多外部元件正在被直接集成到微控制器之中。8位微控制器具有多种封装尺寸、RAM和ROM容量、串行通信总线以及模拟输入和输出方式，从而使得设计者能够选择一款与其设计要求和成本约束条件相匹配的微控制器。如今，有些微控制器集成了微控制器和嵌入式设计中常见的所有相关的、模拟和数字外围电路，这种混合信号集成减少了使用的元件数量，从而极大地改善了系统质量和可靠性，并大幅降低了材料成本。

正确的微控制器与无线通信的融合技术最终将使得设计者能够明显地缩短开发时间、元件数量和系统成本，并改善工作距离、功耗和延迟等指标。走“无线”路线可使人们节省巨额安装成本，例如如果在一座现有的建筑物内放置CO2探测器，采用无线解决方案能够在数天之内完成全部安装，而无需破墙或进行昂贵的布线。

不过，在选择正确的解决方案时必须谨慎而巧妙。以无线技术为例，首先是决定即将构建的系统的种类，是高端消费电子产品（如照明控制系统）还是低端商品（如无线鼠标），这将为决策（比如采用单向无线协议还是双向无线协议）提供帮助。其次，无线协议应尽可能地简单，以造就一种简易型学习曲线和具有适当代码空间的实现方案。

选择微控制器

下一步的工作是选择微控制器。首先要做的就是选择一个集成了无线通信电路的微控制器。此外，还有多个因素需要加以考虑。

（1）微控制器可扩缩性

（2）工具箱集成

（3）缩减设计时间

硬件

除了单独的微控制器和无线电通信芯片之外，分立型多芯片解决方案通常还需要增设外部元件。这使得设计的尺寸和成本有所增加。通过采用集成解决方案，设计方案可以实现极小的尺寸、更低的功耗和成本以及更短的开发时间。一个具有集成2.4GHz无线电通信电路的8位微控制器的方框图。我们注意到，由于两块芯片实现了集成，因此微控制器和无线电通信电路之间的接口是全内置型的，从而减少了所需的外接引脚数量，或者可以把外接引脚解放出来而使之成为通用I/O引脚（而不是供无线电通信接口专用）。

集成解决方案能够利用微控制器与无线电通信电路之间的紧密耦合来实现一种用于无线接入的易用型固件程序库。有些解决方案甚至提供了一个完整的协议栈，用于在设备之间实现完善的双向链接。通过提供一个专为特定的无线电通信电路和微控制器而定制的完整协议栈，这些解决方案使得可以轻而易举地在两个或更多的设备之间建立连接。采用一个简单的API来与无线电通信电路相配合。在建立了连接之后，协议将把信息包发送至目标设备，并在检测到错误的情况下重新发送信息包。如果失去了与目标设备的连接，协议将重新建立该连接，或者找到另一条通往目标设备的路线。图2给出了一个在无需增加设计工作量的情况下处理无线连接的建立、提供可靠的信息包传送和抗干扰性能的协议状态机实例。这使得设计者能够把无线链接作为一个有线串行总线（比如SPI、UART或I2C）来处理。

系统

随着无线电通信电路与微控制器的集成，制作可放置于住宅的每间屋子里的小型温度传感器、让每个传感器定期将其所在位置的温度报告给主温度调节装置（以实现更加精确的居室供暖和空气调节控制）如今已是一件微不足道的小事情。

除去硅之外，制造芯片还需要一种重要的材料就是金属。除了这两样主要的材料之外，在芯片的设计过程中还需要一些种类的化学原料，它们起着不同的作用，这里不再赘述。

在必备原材料的采集工作完毕之后，这些原材料中的一部分需要进行一些预处理工作。而作为最主要的原料，硅的处理工作至关重要。首先，硅原料要进行化学提纯，这一步骤使其达到可供半导体工业使用的原料级别。而为了使这些硅原料能够满足集成电路制造的加工需要，还必须将其整形，这一步是通过溶化硅原料，然后将液态硅注入大型高温石英容器而完成的。

而后，将原料进行高温溶化。中学化学课上我们学到过，许多固体内部原子是晶体结构，硅也是如此。为了达到高性能处理器的要求，整块硅原料必须高度纯净，及单晶硅。然后从高温容器中采用旋转拉伸的方式将硅原料取出，此时一个圆柱体的硅锭就产生了。从所使用的工艺来看，硅锭圆形横截面的直径为200毫米。不过intel和其它一些公司已经开始使用300毫米直径的硅锭了。在保留硅锭的各种特性不变的情况下增加横截面的面积是具有相当的难度的，不过只要企业肯投入大批资金来研究，还是可以实现的。intel为研制和生产300毫米硅锭而建立的工厂耗费了大约35亿美元，新技术的成功使得intel可以制造复杂程度更高，功能更强大的集成电路芯片。而200毫米硅锭的工厂也耗费了15亿美元。下面就从硅锭的切片开始介绍芯片的制造过程。

在制成硅锭并确保其是一个绝对的圆柱体之后，下一个步骤就是将这个圆柱体硅锭切片，切片越薄，用料越省，自然可以生产的处理器芯片就更多。切片还要镜面精加工的处理来确保表面绝对光滑，之后检查是否有扭曲或其它问题。这一步的质量检验尤为重要，它直接决定了成品芯片的质量。

新的切片中要掺入一些物质而使之成为真正的半导体材料，而后在其上刻划代表着各种逻辑功能的晶体管电路。掺入的物质原子进入硅原子之间的空隙，彼此之间发生原子力的作用，从而使得硅原料具有半导体的特性。今天的半导体制造多选择CMOS工艺(互补型金属氧化物半导体)。其中互补一词表示半导体中N型MOS管和P型MOS管之间的交互作用。而N和P在电子工艺中分别代表负极和正极。多数情况下，切片被掺入化学物质而形成P型衬底，在其上刻划的逻辑电路要遵循nMOS电路的特性来设计，这种类型的晶体管空间利用率更高也更加节能。同时在多数情况下，必须尽量限制pMOS型晶体管的出现，因为在制造过程的后期，需要将N型材料植入P型衬底当中，而这一过程会导致pMOS管的形成。

在掺入化学物质的工作完成之后，标准的切片就完成了。然后将每一个切片放入高温炉中加热，通过控制加温时间而使得切片表面生成一层二氧化硅膜。通过密切监测温度，空气成分和加温时间，该二氧化硅层的厚度是可以控制的。在intel的90纳米制造工艺中，门氧化物的宽度小到了惊人的5个原子厚度。这一层门电路也是晶体管门电路的一部分，晶体管门电路的作用是控制其间电子的流动，通过对门电压的控制，电子的流动被严格控制，而不论输入输出端口电压的大小。准备工作的最后一道工序是在二氧化硅层上覆盖一个感光层。这一层物质用于同一层中的其它控制应用。这层物质在干燥时具有很好的感光效果，而且在光刻蚀过程结束之后，能够通过化学方法将其溶解并除去。

这是的芯片制造过程当中工艺非常复杂的一个步骤，为什么这么说呢？光刻蚀过程就是使用一定波长的光在感光层中刻出相应的刻痕，由此改变该处材料的化学特性。这项技术对于所用光的波长要求极为严格，需要使用短波长的紫外线和大曲率的透镜。刻蚀过程还会受到晶圆上的污点的影响。每一步刻蚀都是一个复杂而精细的过程。设计每一步过程的所需要的数据量都可以用10GB的单位来计量，而且制造每块处理器所需要的刻蚀步骤都超过20步(每一步进行一层刻蚀)。而且每一层刻蚀的图纸如果放大许多倍的话，可以和整个纽约市外加郊区范围的地图相比，甚至还要复杂，试想一下，把整个纽约地图缩小到实际面积大小只有100个平方毫米的芯片上，那么这个芯片的结构有多么复杂，可想而知了吧。

当这些刻蚀工作全部完成之后，晶圆被翻转过来。短波长光线透过石英模板上镂空的刻痕照射到晶圆的感光层上，然后撤掉光线和模板。通过化学方法除去暴露在外边的感光层物质，而二氧化硅马上在陋空位置的下方生成。

在残留的感光层物质被去除之后，剩下的就是充满的沟壑的二氧化硅层以及暴露出来的在该层下方的硅层。这一步之后，另一个二氧化硅层制作完成。然后，加入另一个带有感光层的多晶硅层。多晶硅是门电路的另一种类型。由于此处使用到了金属原料(因此称作金属氧化物半导体)，多晶硅允许在晶体管队列端口电压起作用之前建立门电路。感光层同时还要被短波长光线透过掩模刻蚀。再经过一部刻蚀，所需的全部门电路就已经基本成型了。然后，要对暴露在外的硅层通过化学方式进行离子轰击，此处的目的是生成N沟道或P沟道。这个掺杂过程创建了全部的晶体管及彼此间的电路连接，没个晶体管都有输入端和输出端，两端之间被称作端口。

从这一步起，你将持续添加层级，加入一个二氧化硅层，然后光刻一次。重复这些步骤，然后就出现了一个多层立体架构，这就是你使用的处理器的萌芽状态了。在每层之间采用金属涂膜的技术进行层间的导电连接。今天的P4处理器采用了7层金属连接，而Athlon64使用了9层，所使用的层数取决于最初的版图设计，并不直接代表着最终产品的性能差异。

接下来的几个星期就需要对晶圆进行一关接一关的测试，包括检测晶圆的电学特性，看是否有逻辑错误，如果有，是在哪一层出现的等等。而后，晶圆上每一个出现问题的芯片单元将被单独测试来确定该芯片有否特殊加工需要。

而后，整片的晶圆被切割成一个个独立的处理器芯片单元。在最初测试中，那些检测不合格的单元将被遗弃。这些被切割下来的芯片单元将被采用某种方式进行封装，这样它就可以顺利的插入某种接口规格的主板了。大多数intel和AMD的处理器都会被覆盖一个散热层。在处理器成品完成之后，还要进行全方位的芯片功能检测。这一部会产生不同等级的产品，一些芯片的运行频率相对较高，于是打上高频率产品的名称和编号，而那些运行频率相对较低的芯片则加以改造，打上其它的低频率型号。这就是不同市场定位的处理器。而还有一些处理器可能在芯片功能上有一些不足之处。比如它在缓存功能上有缺陷(这种缺陷足以导致绝大多数的芯片瘫痪)，那么它们就会被屏蔽掉一些缓存容量，降低了性能，当然也就降低了产品的售价，这就是Celeron和Sempron的由来。

在芯片的包装过程完成之后，许多产品还要再进行一次测试来确保先前的制作过程无一疏漏，且产品完全遵照规格所述，没有偏差。

随着集成芯片功能的增强和集成规模的不断扩大，芯片的测试变得越来越困难，测试费用往往比设计费用还要高，测试成本已成为产品开发成本的重要组成部分，测试时间的长短也直接影响到产品上市时间进而影响经济效益。为了使测试成本保持在合理的限度内，最有效的方法是在芯片设计时采用可测性设计(DFT)技术。可测性设计是对电路的结构进行调整，提高电路的可测性即可控制性和可观察性。集成芯片测试之所以困难，有两个重要原因：(1)芯片集成度高，芯片外引脚与内部晶体管比数低，使芯片的可控性和可观察性降低；(2) 芯片内部状态复杂，对状态的设置也非常困难。

解决芯片测试的最根本途径是改变设计方法：在集成电路设计的初级阶段就将可测性作为设计目标之一，而不是单纯考虑电路功能、性能和芯片面积。实际上可测性设计就是通过增加对电路中的信号的可控性和可观性以便及时、经济的产生一个成功的测试程序，完成对芯片的测试工作。

可测性设计的质量可以用5个标准进行衡量：故障覆盖率、面积消耗、性能影响、测试时间、测试费用。如何进行可行的可测性设计，使故障覆盖率高，面积占用少，尽量少的性能影响，测试费用低，测试时间短，已成为解决集成电路测试问题的关键。

1 扫描设计

扫描设计是一种应用最为广泛的可测性设计技术，测试时能够获得很高的故障覆盖率。设计时将电路中的时序元件转化成为可控制和可观测的单元，这些时序元件连接成一个或多个移位寄存器(又称扫描链)。这些扫描链可以通过控制扫描输入来置成特定状态，并且扫描链的内容可以由输出端移出。

扫描设计就是利用经过变化的扫描触发器连接成一个或多个移位寄存器，即扫描链。这样的设计将电路主要分成两部分：扫描链与组合部分(全扫描设计)或部分时序电路(部分扫描设计)，很明显的降低了测试向量生成的复杂度。

扫描测试过程

在移位寄存器状态下，第一个触发器可以直接由初级输入端置为特定值，最后一个触发器可以在初级输出直接观察到。因此，就可以通过移位寄存器的移位功能将电路置为任意需要的初始状态，并且移位寄存器的任一内部状态可以移出到初级输出端，进行观察，即达到了可控制和可观察的目的。此时，每一个触发器的输入都可以看作是一个初级输入，输出可以看作一个初级输出，电路的测试生成问题就转化成一个组合电路的测试生成问题。电路的测试过程可以分成以下的步骤：

(1)将时序单元控制为移位寄存器状态，即scan—en=l，并将O，1序列移入移位寄存器， 然后移出，测试所有时序单元的故障；

(2)将移位寄存器置为特定的初始状态；

(3)将所有时序单元控制为正常工作状态，即scan一en=0，并将激励码加载到初级输入端；

(4)观察输出端数据；

(5)向电路加时钟脉冲信号，将新的结果数据捕获到扫描单元中；

(6)将电路控制为移位寄存器状态，即scan—en=l，在将移位寄存器置为下一个测试码初态的同时，将其内容移出，转步骤。

2边界扫描技术

边界扫描技术是各集成电路制造商支持和遵守的一种可测性设计标准，它在测试时不需要其它的测试设备，不仅可以测试芯片或PCB板的逻辑功能，还可以测试IC之间或PCB板之间的连接是否存在故障。边界扫描的核心技术是扫描设计技术。

边界扫描的基本思想是在靠近待测器件的每一个输入/输出管脚处增加一个边缘扫描单元，并把这些单元连接成扫描链，运用扫描测试原理观察并控制待测器件边界的信号。在图3中，与输入节点X1，X2…、Xm和输出节点Y1，Y2…、Ym连接的SE即为边界扫描单元，它们构成一条扫描链(称为边界扫描寄存器一BSR)，其输入为TDI(Test Data Input)，输出TD0(Test Data 0ut)。在测试时由BSR串行地存储和读出测试数据。此外，还需要两个测试控制信号：测试方式选择(Test Mode Select—TMS)和测试时钟(Test C1ock—TCK)来控制测试方式的选择。

边界扫描技术降低了对测试系统的要求，可实现多层次、全面的测试，但实现边界扫描技术需要超出7%的附加芯片面积，同时增加了连线数目，且工作速度有所下降。

3 内建自测试设计

传统的离线测试对于日趋复杂的系统和集成度日趋提高的设计越来越不适应：一方面离线测试需要一定的专用设备；另一方面测试向量产生的时间比较长。为了减少测试生成的代价和降低测试施加的成本，出现了内建自测试技术(BIST)。BIST技术通过将外部测试功能转移到芯片或安装芯片的封装上，使得人们不需要复杂、昂贵的测试设备；同时由于BIST与待测电路集成在一块芯片上，使测试可按电路的正常工作速度、在多个层次上进行，提高了测试质量和测试速度。

内建自测试电路设计是建立在伪随机数的产生、特征分析和扫描通路的基础上的。采用伪随机数发生器生成伪随机测试输入序列；应用特征分析器记录被测试电路输出序列(响应)的特征值：利用扫描通路设计，串行输出特征值。当测试所得的特征值与被测电路的正确特征值相同时，被测电路即为无故障，反之，则有故障。被测电路的正确特征值可预先通过完好电路的实测得到，也可以通过电路的功能模拟得到。

由于伪随机数发生器、特征分析器和扫描通路设计所涉及的硬件比较简单，适当的设计可以共享逻辑电路，使得为测试而附加的电路比较少，容易把测试电路嵌入芯片内部，从而实现内建自测试电路设计。

在产品设计中，离散元件具有很大灵活性。在进行需要超出标准解决方案要求的特定传输功率级或接受机灵敏度的电路设计时，这些设备(如LNA、大功率放大器等)是很有用的。然而，由离散有源元件决定的设计通常需要大量附加的离散有源元件、无源元件、滤波器及开关，以便补偿发射线的阻抗不匹配、信号级转换、隔离、及电压增益分配。当镓化砷设备与其它技术接口时(如双极硅或锗化硅)，这点很重要。 不过，离散元件给生产过程增加了附加成本。比如说，当拾放设备无法组装非标准尺寸的部件或当PCB需要返工时。值得注意的是在WLAN无线设备生产过程的大部分成本都来自于离线装配的数量、测试和返工工艺，返工一个无线设备的成本相当于原料费用的20%。 另一方面，集成RF芯片组生产成本一般较低并能制造较高性能的无线设备。把发射和接收功能如LNA、混频器、LO、集成器、PLL和AGC集成到一个单模块电路中有如下优点： 互联阻抗易匹配

低噪声设计，减少内部调制产品

优化了不同阶段间的增益平衡

更少的外部无源元件

ATI、Nvidia在显卡市场上的竞争延续多年，不过实际上英特尔才是显卡市场上的绝对老大。对于传统办公用户以及家庭用户而言，采用非独立设计的集成显卡的PC系统超过60%，而英特尔在其中占据绝大多数。集成图形芯片在性能上还无法达到独立显卡那样的高度，但是它们售价更低，同时也可以满足大多数主流应用的需要。我们今天要看到的就是新一代集成芯片组在游戏性能上的对比。

945G

i945G芯片组实际上就是在i945P芯片组上加入了图形芯片，支持英特尔奔腾4、奔腾D和赛扬处理器。尽管英特尔已经有了新产品，但是945G芯片组仍然有着相当大的销量。不少主板厂商已经推出了自己采用945G芯片组、支持LGA775接口英特尔酷睿2双核处理器的主板产品，大大的延长了945G的产品寿命。

实际上945G芯片组的技术规格并不是太过时，尽管无法支持DDR2-800内存，但同样提供了4个SATA接口和8个USB 2.0接口，对于DDR2-667内存也有很好的支持，并不比其它集成芯片组差多少。

不过就芯片组的集成图形芯片GMA950而言，这款芯片的规格确实有些落后了。GMA950是英特尔第二代硬件支持T&L技术的产品，最高工作频率400Mhz，可以提供1600MPixel/s的象素填充率，拥有4条象素渲染管线，最高可以支持224MB的共享显存。英特尔在这款产品的开发中对于视频解码播放能力投入了不小精力，在其它地方就有些欠缺了。

GMA950的核心对于Shader Model 3.0提供有限的支持，对于DirectX 9也同样如此，不过它可以在微软的Windows Vista中支持Aero特效界面。只是GMA950的T&L引擎并不是由硬件实现的，而是由显卡驱动转交给CPU来进行处理。

在输出接口上，GMA950的集成RAMDAC工作频率400MHz，可以支持最高2048×1536×75Hz分辨率。GMA950也可以支持DVI输出，不过这里需要一块额外的子卡（PCIe ×16接口）。

G965

G965是英特尔推出的最新集成芯片组，也是和英特尔酷睿2双核处理器同期发布的。这款芯片组可以支持DDR2-800内存（非正式），ICH8南桥同时提供了10个USB 2.0接口和6个SATA接口，不过同时也省却了PATA接口。所以采用ICH8南桥的主板只能通过额外的控制器才能提供传统的IDE接口支持。

在图形芯片上，G965可以说是英特尔对自己的一次突破。集成的图形芯片组代号GMA X3000，芯片采用了很多全新设计和架构，拥有自己的硬件象素、顶点处理单元，支持SM 3.0技术，完全符合微软Windows Vista Aero Premium的要求。同时英特尔还在GMA X3000上加入了更多的视频解码能力，首次支持WMV9的硬件加速。

GMA X3000拥有8个处理单元，采用统一架构设计的处理单元可以根据需要进行象素/顶点处理工作，也可以用作视频播放时的加速。这样的设计实际上和NVIDIA的G80一样，硬件设计上是符合DirectX 10的要求，英特尔称只要加上合适的驱动就可以提供DX 10的完善支持。

GMA X3000核心工作频率667MHz，象素填充率为1333Mpixel/s。这样的数据还比不上GMA 950，使得GMA X3000核心会在一些应用中比不上后者。核心最高可以支持384MB的共享显存，集成RAMDAC工作频率同样400MHz，在显示输出特性上和GMA 950一样。

这里需要提醒一下，G965芯片组是唯一集成GMA X3000图形芯片的产品。965系列的其它产品使用的图形核心为GMA 3000，不具有硬件着色处理单元和视频加速能力，更接近GMA 950的规格。

Geforce6150

上面介绍的两款芯片组自然是针对英特尔平台的，下面要说的当然就是AMD平台上的选择了。我们首先要看到的是NVIDIA的GeForce 6150。

这款产品实际上是一年多以前发布的，不过在市场上的反响不错，一直延续到今天。芯片组支持Socket AM2接口的AMD处理器，配合nForce 430南桥芯片可以提供8个USB 2.0接口、4个SATA接口、千兆网卡和HD Audio音频系统。

GeForce 6150集成的图形芯片只有2个象素管线，不过硬件对于SM 3.0提供完备的支持。核心工作频率475Mhz，象素填充率950Mpixel/s，最高支持256MB显存，可以全效支持Vista的Aero界面。

NVIDIA同样为GeForce 6150提供了视频硬件加速功能，支持高画质缩放和高清视频解码。RAMDAC工作频率300Mhz，最高支持1920×1440×75Hz分辨率，提供DVI输出功能，一般不需要子卡。

现代集成电路工艺的发展使得上百万的晶体管被集成到一块小硅片上，生产工艺达到了0.18 μm线宽 。虽然硅片尺寸不断收缩，但元件数量增加了，使得产品的批量生产、降低制造成本成为可能。同时，线 宽越小，两个逻辑门元件之间的传输延时就越短。但边沿速率加快，辐射能力也就随之增强，状态切换效 应在集成芯片内部之间感应的作用下，加大了能量损耗。

硅片需要从电源分配网络中获得电流，只有当电流达到一定数值时才能驱动传输线。边沿速率越快，就 需要提供达到更快速率的直流电流。切换开关在电源分配网络中的来回转换，会在电源板和接地板之间引 起差模电流的不平衡。随着共模、差模电流的失调，在EMI测试中，会发现共模电流在电缆组装连接处或 PCB元件中产生辐射。

元器件供应商可以采用不同的技术把去耦电容嵌入到集成芯片当中。一种方法是把硅晶片放到集成芯片 之前先嵌入去耦电容。

双层金属膜中间再加一层介质层，就形成了一个质量可靠的平板电容器。由于外加电压很低，所以介质 层可以做得很薄。对于一个很小的区域，它产生的电容完全可以满足需要，并且有效的引线长度趋于零。 另外，平行板结构获得的谐振频率非常高。这种技术的优势突出在成本很低，在不需要分立去耦电容的情 况下可以提高性能。

另外一种方法是在集成芯片中来用强压技术形成去耦。高密度元件常常直接把表面安装（SMT）电容加 入到集成芯片之中。分立电容常在这个时候用于多芯片模块中。根据硅盘入侵峰值电流冲激情况，以设各 所需的充电电流为基础来选择合适的电容。此外，在元件产生自激时能对差模电流产生抑制作用。虽然内嵌有电容，在模块外部同样需要加上分立电容。

正如前面所述，元件在开关周期内，去耦电容提供了瞬时的充、放电。去耦电容必须向器件提供足够快 的充、放电过程以满足开关操作的需要。电容的自激频率取决于很多因素，不仅包括电容大小，还包括ESL、ESR等。

对于高速同步设计而言，CMOS功率损耗表现为容性放电效应。例如，—个在3.8V、200MHz频率下的设备损耗4800 mW的功率时，就会大约有4000 pF的容性损耗。这可以在每个时钟触发下观测得到。

CMOS逻辑门通过自身的输入电容，对设备的耦合和输入晶体的串联电容来提供分有电容。这些内部电容并不等于运行所需的电容值。硅盘不允许使用另外的硅材料制作大眭容底板，这是因为制造工艺决定了亚微米设计会消耗布线空间，同时需要支持氧化物层献装配。