锁相环路简称锁相环( PLL )，是一种输出一定频率信号的振电路，也称为相位同步环( 回路)。该回路利用外部施加的基准信号与PLL 回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。电子设备在正常工作时,通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。

在LPC2103中，锁相环接收的输入时钟频率范围仅为10~25MHz。输入频率通过一个电流控制振荡器(CCO)倍增到范围10~70MHz。倍频器可以是1~32的整数(实际倍频值受CPU最高频率的限制,LPC2103最高频率可达到70MHz)。CCO的操作频率为156~320MHz,因此在环中有一个额外的分频器,在PLL提供所需要的输出频率时使CCO保持在其频率范围内。输出分频器可设置为2、4、8或16分频来产生输出时钟。由于输出分频器的最小值为2，它保证了PLL输出有50%的占空比。