在分段式存储管理系统中，每个进程或程序都有一个或多个逻辑段，为使程序或称进程能正常运行，亦即，能从物理内存中找出每个逻辑段所对应的位置，在系统中为每个进程建立一张段映射表，简称段表，段表记录了进程中每一个段在内存中的起始地址(又称为 “基址” )、段号和段的长度。

如果说推动存储管理方式从固定分区到动态分区分配，进而又发展到分页存储管理方式的主要动力，是提高内存利用率，那么，引入分段存储管理方式的目的，则主要是为了满足用户(程序员)在编程和使用上多方面的要求。在分段存储管理方式中，作业的地址空间被划分为若干个段，每个段定义了一组逻辑信息。例如，有主程序段 MAIN、子程序段 X、数据段 D 及栈段 S 等。每个段都有自己的名字。为了实现简单起见，通常可用一个段号来代替段名，每个段都从 0开始编址，并采用一段连续的地址空间。段的长度由相应的逻辑信息组的长度决定，因而各段长度不等。整个作业的地址空间由于是分成多个段，因而是二维的，亦即，其逻辑地址由段号(段名)和段内地址所组成。

段表引入主要在内存中找到每个逻辑段所对应的位置，每个段在段表都有一个表项，记录了该段在内存中的起始地址(又称为 “基址” )和段的长度。起始地址是指逻辑地址映射到内存起始地址，段长是指段的长度，可以检查地址是否越界。

分段存储管理的基本原理是：按程序的逻辑结构，以段为单位划分，各个段的长度因程序而异。为了说明逻辑段的各种属性，系统为每一个段建立一个段表（驻留在内存），记录段的若干信息，如段号、段起点、段长度和段装入情况等。CPU通过访问段表，判断该段是否已调入主存，并完成逻辑地址与物理地址之间的转换。

逻辑地址由段号S和段内地址W组成，段号S相当于逻辑段的段名，它表示该逻辑段的起始地址。在进行地址转换时，操作系统用S检索段表，段表中记录的信息1表明该段已调入主存，b是S段装入主存的起始地址，因此该逻辑地址对应的物理地址为b+W。

在分段存储管理方式中，由于段的分界与程序的自然分界相对应，所以具有逻辑独立性，易于程序的编译、管理、修改和保护，也便于多道程序共享。但是，因为段的长度参差不齐，起点和终点不定，给主存空间分配带来了麻烦，容易在段间留下不能利用的“零头”，造成浪费。

分段存储管理方式的引入

引入分段存储管理方式，主要是为了满足用户和程序员的下述一系列需要：

1) 方便编程

通常，用户把自己的作业按照逻辑关系划分为若干个段，每个段都是从 0 开始编址，并有自己的名字和长度。因此，希望要访问的逻辑地址是由段名(段号)和段内偏移量(段内地址)决定的。例如，下述的两条指令便是使用段名和段内地址：

LOAD 1，[A] |〈D〉 ；

STORE 1，[B] |〈C〉 ；

其中，前一条指令的含义是将分段 A 中 D 单元内的值读入寄存器 1；后一条指令的含义是将寄存器 1 的内容存入 B 分段的 C 单元中。

2) 信息共享在实现对程序和数据的共享时，是以信息的逻辑单位为基础的。比如，共享某个例程和函数。分页系统中的“页”只是存放信息的物理单位(块)，并无完整的意义，不便于实现共享；然而段却是信息的逻辑单位。由此可知，为了实现段的共享，希望存储管理能与用户程序分段的组织方式相适应。

3) 信息保护

信息保护同样是对信息的逻辑单位进行保护，因此，分段管理方式能更有效和方便地实现信息保护功能。

4) 动态增长

在实际应用中，往往有些段，特别是数据段，在使用过程中会不断地增长，而事先又无法确切地知道数据段会增长到多大。前述的其它几种存储管理方式，都难以应付这种动态增长的情况，而分段存储管理方式却能较好地解决这一问题。

5) 动态链接

动态链接是指在作业运行之前，并不把几个目标程序段链接起来。要运行时，先将主程序所对应的目标程序装入内存并启动运行， 当运行过程中又需要调用某段时， 才将该段(目标程序)调入内存并进行链接。可见，动态链接也要求以段作为管理的单位。

为了实现从进程的逻辑地址到物理地址的变换功能，在系统中设置了段表寄存器，用于存放段表始址和段表长度 TL。在进行地址变换时，系统将逻辑地址中的段号与段表长度TL 进行比较。若 S>TL，表示段号太大，是访问越界，于是产生越界中断信号；若未越界，则根据段表的始址和该段的段号，计算出该段对应段表项的位置，从中读出该段在内存的起始地址，然后，再检查段内地址 d 是否超过该段的段长 SL。若超过，即 d>SL，同样发出越界中断信号；若未越界，则将该段的基址 d 与段内地址相加，即可得到要访问的内存物理地址。

像分页系统一样，当段表放在内存中时，每要访问一个数据，都须访问两次内存，从而极大地降低了计算机的速率。解决的方法也和分页系统类似，再增设一个联想存储器，用于保存最近常用的段表项。由于一般情况是段比页大，因而段表项的数目比页表项的数目少，其所需的联想存储器也相对较小，便可以显著地减少存取数据的时间，比起没有地址变换的常规存储器的存取速度来仅慢约 10%～15%。