异或门 （英语：Exclusive-OR gate，简称XOR gate，又称EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、一个输出端，多输入异或门可由两输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。即如果两个输入不同，则异或门输出高电平1。

虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或门。大多数开关技术不能直接实现异或功能，而是使用多个门组合设计。

逻辑表达式：（⊕为“异或”运算符）

真值表：

“异或逻辑”关系是指：当两个逻辑自变量取值相异时，函数为1;反之，当自变量取值相同时，函数为0。或者说：当两个输入信号相异时有输出，而相同时没有输出。

异或门 能实现模为2的加法，因此，异或门可以实现计算机中的二进制加法。半加器就是由异或门和与门组成的。

异或门的常用逻辑符号如下图1所示。对异或门的任何2个信号（输入或输出）同时取反，而不改变结果的逻辑功能。在“圈到圈”的设计中，我们选用最能表达要实现的逻辑功能的符号。

异或门在计算电路及数字信号传输的纠错电路中有着广泛的用途。常用异或 门集成电路型号为74LS386，内含4个二输入端异或门电路，其引脚功能和内部逻 辑结构如图2所示。