开漏电路概念中提到的“漏”就是指MOS FET的
漏极。同理，开集电路中的“集”就是指
三极管的
集电极。开漏电路就是指以MOS FET的漏极为输出的电路。
1. 利用 外部电路的驱动能力，减少IC内部的驱动。当IC内部
MOSFET（
MOS管）导通时，驱动电流是从外部的
VCC流经R pull-up （
上拉电阻），MOSFET到
GND。IC内部仅需很小的
栅极驱动电流。
2. 可以将多个开漏输出的Pin，连接到一条线上。形成 “与逻辑” 关系。当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。这也是I2C，
SMBus等总线判断总线占用状态的原理。
3. 可以利用改变上拉电源的电压，改变传输电平。如图2, IC的
逻辑电平由电源Vcc1决定，而输出
高电平则由Vcc2决定。这样我们就可以用
低电平逻辑控制输出高电平逻辑了。
4. 开漏Pin不连接外部的
上拉电阻，则只能输出低电平(因此对于经典的51单片机的P0口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出
高电平逻辑)。
5. 标准的开漏脚一般只有输出的能力。添加其它的判断电路，才能具备双向输入、输出的能力。
1. 开漏和开集的原理类似，在许多应用中我们利用开集电路代替开漏电路。例如，某输入Pin要求由开漏电路驱动。则我们常见的驱动方式是利用一个
三极管组成开集电路来驱动它，即方便又节省成本。如图3。
2.
上拉电阻R pull-up的阻值决定了
逻辑电平转换的沿的速度。阻值越大，速度越低功耗越小。反之亦然。
需要补充的是，开漏和开集都可以作为驱动输出控制的开关，但是开漏电路在关闭输出的情况下会耗电，
Vcc经上拉电阻过漏极到地，上拉电阻大小影响开关响应及
驱动能力，如果上拉过小势必会导致在
漏极导通的情况下的电力消耗。图2所示的开集输出电路，有同样的耗电问题。不过
集电极驱动输出还有一种接法，可以解决耗电问题，使用
PNP的
三极管，
发射极接电源，集电极接输出，
基极加一个电阻接开关控制。当然在有些耗电不是问题的情况下开漏也是一个好的选择，很多处理器的i/o口都带有开漏功能，这样，就可以节约一个三极管。